Critères de l'offre
Secteur :
- Recrutement et placement
Lieux :
- Yvelines (78)
Conditions :
- CDI
- Temps Plein
Description du poste
Le poste consistera à implémenter des blocks physiques intégrés dans des ASIC en technologies avancées (3nm).
Missions:
- Travail en collaboration avec l'équipe design logique ASIC pour des études de faisabilité, et exploration des compromis PPA (Performance, Power & Area) pour des blocs constituant les circuits intégrés
- Activité de floorplanning au niveau des blocs (taille et forme des blocs, emplacement des ports d'entrées-sorties, emplacement des mémoires)
- Conduite du flot d'implémentation physique sur les blocs : synthèse topographique, placement des standard cells, construction du réseau d'horloge, routage des signaux, analyse de la congestion, convergence timing, chip finishing, optimisation de la consommation, vérifications physiques (DRC, LVS, antenna, electromigration power et signaux), analyse statique des timings sign-off, implémentation d'ECO, vérification formelle).