Ingénieur Vérification ASIC- Senior Staff F/H Recruteur partenaire

Poste

Nous recherchons un(e) Ingénieur (e) Vérification ASIC Senior Staff expérimenté(e) pour piloter la vérification de conceptions numériques complexes. Le candidat idéal possède une expertise approfondie des méthodologies avancées de vérification, de solides compétences en leadership et une expérience avérée dans la vérification de SoC/ASIC, depuis la phase de conception jusqu'au silicium.

Missions Principales

Stratégie technique & Architecture

• Définir et exécuter les plans de vérification de bout en bout (niveaux bloc et système).
• Architecturer et développer des environnements de test UVM avancés et réutilisables.
• Garantir l'atteinte des objectifs de couverture (code et fonctionnelle) et de qualité.

Méthodologie & Infrastructure

• Améliorer en continu les processus et l'infrastructure de vérification via l'automatisation (Python, Perl, Bash, Makefiles).
• Implémenter des stratégies avancées : vérification aléatoire contrainte, basée sur les assertions (SVA), et simulation multi-niveaux (GLS, Low Power / UPF).
• Optimiser le temps de simulation et l'efficacité des campagnes de régression.

Pilotage & Transversalité

• Gérer les plannings, anticiper les risques projets et assurer le reporting auprès de la direction.
• Assurer le mentorat technique des ingénieurs vérification junior de l'équipe.
• Collaborer étroitement avec les équipes architecture, conception RTL et implémentation physique.
• Piloter le débogage (pré et post-silicium).

Formation & Expérience

• Diplôme d'Ingénieur, Master ou Doctorat en Microélectronique, Génie Électrique ou Informatique.
• 10+ années d'expérience en vérification ASIC/FPGA, dont au moins 5 ans sur la méthodologie UVM.
• Historique prouvé de leadership technique sur plusieurs tape-outs réussis.

Stack Technique Exigé

• Langages : Maîtrise experte de SystemVerilog, SVA.
• Outils de simulation : Suite Cadence (Xcelium, IES, SimVision, IMC/URG).
• Protocoles : Standards industriels (AMBA AHB/APB, I2C, SPI, I3C, etc.).
• Scripting / Env : Python et/ou Perl, TCL, Bash, Git.

Les « Plus » qui feront la différence (Nice-to-have)

• Modélisation de référence et BFM en C/C++ ou SystemC.
• Maîtrise des outils Synopsys (VCS, DVE).
• Expérience en vérification formelle (JasperGold, VC Formal).
• Connaissance des architectures processeurs (RISC-V), du Mixed-Signal ou des accélérateurs IA/ML.

Soft Skills

• Excellentes capacités d'analyse et de résolution de problèmes complexes
• Communication fluide (écrite/orale) en anglais et aisance dans les présentations techniques.
• Autonomie, sens du détail, et passion pour la transmission des savoirs.

InvenSense, société du groupe TDK, est un fournisseur mondial de premier plan de solutions de capteurs MEMS et magnétiques, intégrées dans de nombreuses applications mobiles, objets connectés (wearables), maisons intelligentes, dispositifs de réalité augmentée et virtuelle (AR/VR), ainsi que dans d'autres applications grand public et de l'Internet des Objets (IoT).

Nous sommes des innovateurs disposant de plus de 20 ans d'expérience dans le développement de technologies de capteurs brevetées. Experts reconnus dans notre domaine, nous sommes à l'origine de nombreuses avancées technologiques majeures dans les secteurs de l'électronique grand public, de l'industrie et de l'automobile. Nous fournissons de manière fiable des solutions de haute qualité à nos partenaires présents sur les marchés mondiaux.

Learn more about ***