Senior PCIe CXL RTL Design Engineer (H/F) PLD APPLICATIONS

Aperçu
Rambus, fournisseur de premier plan de puces et de propriété intellectuelle (IP) en silicium, recherche un ingénieur de conception senior motivé à temps plein pour rejoindre son équipe de conception d'IP PCIe et CXL. Le candidat travaillera aux côtés d'inventeurs et d'ingénieurs parmi les plus brillants au monde afin de développer des produits qui rendent les données plus rapides et plus sûres.
Ce poste à temps plein permettra au candidat de contribuer à l'architecture et à la conception d'IP de nouvelle génération, en ciblant les dernières évolutions des normes PCIe et CXL. Il participera également au prototypage de ces IP sur des FPGA de pointe. Le candidat travaillera en étroite collaboration avec les équipes locales ainsi qu'avec des collègues multiculturels et internationaux.
Rambus offre un environnement de travail flexible, privilégiant une approche hybride. Nous encourageons nos employés à travailler en moyenne au moins trois jours par semaine sur site, tout en leur permettant de télétravailler deux jours. Parmi les avantages offerts : une excellente assurance maladie, un plan d'achat d'actions pour les employés, un jour de congé supplémentaire par trimestre, des déjeuners et petits-déjeuners d'équipe réguliers et une ambiance de travail conviviale.
Responsabilités
Contribuer à l'architecture et à la microarchitecture des blocs IP de contrôleurs PCIe/CXL/AMBA de nouvelle génération.
Implémenter ces conceptions en SystemVerilog.
Collaborer avec l'équipe de vérification pour valider les blocs IP.
Participer au prototypage des blocs IP sur des FPGA de pointe.
Qualifications
Programmation RTL : Verilog/SystemVerilog.
Master ou doctorat en génie électrique, génie informatique ou équivalent.
Plus de 7 ans d'expérience en conception RTL.
Bon niveau d'anglais, excellentes aptitudes à la communication et capacité à travailler au sein d'une équipe internationale.
Compétences supplémentaires souhaitables :
Connaissance de PCIe/CXL